- 目錄
第1篇 邏輯設(shè)計工程師崗位職責(zé)
邏輯設(shè)計工程師 采微科技 上海采微電子科技有限公司,上海采微科技,采微科技 主要工作職責(zé)
參與soc芯片的邏輯設(shè)計工作,與集成和驗證團(tuán)隊進(jìn)行工作協(xié)作。
任職資格
1. 熟悉計算機(jī)體系結(jié)構(gòu),有過cache,mmu,dma設(shè)計經(jīng)驗者尤佳。
2. 熟悉總線協(xié)議,例如ambaace,a_i,apb等。
3. 扎實的邏輯設(shè)計基礎(chǔ),了解低功耗邏輯設(shè)計技術(shù)。
4. 熟悉基本的驗證流程,與驗證團(tuán)隊協(xié)作制定驗證計劃,完成驗證收斂。
5. 熟悉前端設(shè)計流程,掌握常用前端eda工具使用,熟悉lint,cdc,synthesis,sta。與其它團(tuán)隊完成設(shè)計時序收斂,功耗評估。
第2篇 ic邏輯設(shè)計工程師崗位職責(zé)
崗位描述:
1、對線路進(jìn)行分析整理、仿真及分析,制定適宜的fib方案以及驗證fib數(shù)據(jù)
2、芯片命令和碼表含義分析
3、配合其他部門完成芯片的驗證以及芯片的功能分析,以及加解密算法的電路功能分析
4、完成技術(shù)資料和產(chǎn)品文檔的編寫、維護(hù)、歸檔等工作
任職要求:
1、微電子、電子工程、通信、自動化等相關(guān)專業(yè)本科以上學(xué)歷,有五年以上工作者優(yōu)先
2、了解ic器件、工藝等相關(guān)知識
3、熟悉數(shù)字、模擬ic基礎(chǔ),掌握cmos電路結(jié)構(gòu),具備扎實的半導(dǎo)體物理知識
4、精通verilog的編程及仿真
5、具有mcu、fpga、cpld、protel開發(fā)經(jīng)驗優(yōu)先
6、具有一定的數(shù)學(xué)理論知識,有算法理論基礎(chǔ)及開發(fā)經(jīng)驗者的優(yōu)先
7、責(zé)任心強(qiáng),具有良好的溝通表達(dá)能力和團(tuán)隊合作意識。
第3篇 ic邏輯設(shè)計工程師崗位職責(zé)ic邏輯設(shè)計工程師職責(zé)任職要求
ic邏輯設(shè)計工程師崗位職責(zé)
崗位職責(zé):
1、對線路進(jìn)行分析整理、仿真及分析，制定適宜的fib方案以及驗證fib數(shù)據(jù);
2、芯片命令和碼表含義分析;
3、配合其他部門完成芯片的驗證以及芯片的功能分析，以及加解密算法的電路功能分析;
4、完成技術(shù)資料和產(chǎn)品文檔的編寫、維護(hù)、歸檔等工作。
崗位要求:
1、微電子、電子工程、通信、自動化等相關(guān)專業(yè)本科以上學(xué)歷，有五年以上工作者優(yōu)先;
2、了解ic器件、工藝等相關(guān)知識，精通verilog的編程及仿真;
3、熟悉數(shù)字、模擬ic基礎(chǔ)，掌握cmos電路結(jié)構(gòu)，具備扎實的半導(dǎo)體物理知識;
4、具有mcu、fpga、cpld、protel開發(fā)經(jīng)驗優(yōu)先;
5、具有一定的數(shù)學(xué)理論知識，有算法理論基礎(chǔ)及開發(fā)經(jīng)驗者的優(yōu)先;
6、責(zé)任心強(qiáng)，具有良好的溝通表達(dá)能力和團(tuán)隊合作意識。
崗位職責(zé):
1、對線路進(jìn)行分析整理、仿真及分析，制定適宜的fib方案以及驗證fib數(shù)據(jù);
2、芯片命令和碼表含義分析;
3、配合其他部門完成芯片的驗證以及芯片的功能分析，以及加解密算法的電路功能分析;
4、完成技術(shù)資料和產(chǎn)品文檔的編寫、維護(hù)、歸檔等工作。
第4篇 ic數(shù)字邏輯設(shè)計工程師崗位職責(zé)
職位描述:崗位要求:1、電子、信息、通信、應(yīng)用數(shù)學(xué)、應(yīng)用物理等相關(guān)專業(yè)畢業(yè),全日制本科或以上學(xué)歷。2、有一年邏輯設(shè)計電路設(shè)計或驗證經(jīng)驗。3、有良好電路基礎(chǔ)知識和...
第5篇 邏輯設(shè)計工程師崗位職責(zé)內(nèi)容
1.根據(jù)項目需求完成相應(yīng)的pld、fpga程序設(shè)計、優(yōu)化及調(diào)試等工作。
2.根據(jù)要求書寫規(guī)范的編程手冊、調(diào)測報告等文檔。
3.配合硬件工程師進(jìn)行調(diào)測。
第6篇 芯片設(shè)計工程師（前端數(shù)字邏輯設(shè)計）職位描述與崗位職責(zé)任職要求
職位描述：
任職需求：
1. 精通verilog語言
2. 熟悉nlint/spyglass/vcs等相關(guān)工具
3. 了解uvm方法學(xué)
4. 2~3年芯片設(shè)計經(jīng)驗
5. 1個以上asic項目設(shè)計經(jīng)驗
6. 精通amba協(xié)議
7. 良好的溝通能力和團(tuán)隊合作能力
有下列經(jīng)驗優(yōu)先考慮：
1. 芯片集成經(jīng)驗
2. amba總線互聯(lián)設(shè)計
3. ddr2/3設(shè)計調(diào)試經(jīng)驗
4. serdes設(shè)計調(diào)試經(jīng)驗
5. 熟悉fc-ae-1553協(xié)議
