崗位職責(zé)是什么
集成電路崗位，也稱為芯片設(shè)計(jì)工程師，是電子科技領(lǐng)域中的關(guān)鍵角色，負(fù)責(zé)設(shè)計(jì)、開(kāi)發(fā)和優(yōu)化用于各種電子設(shè)備的核心部件——集成電路。
崗位職責(zé)要求
1. 精通數(shù)字電路和模擬電路原理，具備扎實(shí)的半導(dǎo)體物理知識(shí)。
2. 熟練掌握集成電路設(shè)計(jì)軟件，如cadence、synopsys等。
3. 具備良好的項(xiàng)目管理能力，能按時(shí)完成設(shè)計(jì)任務(wù)。
4. 對(duì)新技術(shù)保持敏銳的洞察力，持續(xù)學(xué)習(xí)以適應(yīng)行業(yè)發(fā)展。
5. 良好的團(tuán)隊(duì)協(xié)作精神，能夠與跨部門團(tuán)隊(duì)有效溝通。
崗位職責(zé)描述
集成電路設(shè)計(jì)工程師的工作涉及多個(gè)階段，從概念構(gòu)思到最終產(chǎn)品制造。他們需要：
1. 分析需求，制定設(shè)計(jì)方案，確保集成電路滿足性能、功耗和成本目標(biāo)。
2. 進(jìn)行電路仿真，優(yōu)化電路性能，解決設(shè)計(jì)問(wèn)題。
3. 與工藝工程師合作，進(jìn)行版圖設(shè)計(jì)和驗(yàn)證，確保制造可行性。
4. 參與測(cè)試和驗(yàn)證過(guò)程，確保集成電路的功能和可靠性。
5. 撰寫(xiě)技術(shù)文檔，為生產(chǎn)和應(yīng)用提供詳細(xì)指導(dǎo)。
有哪些內(nèi)容
1. 設(shè)計(jì)規(guī)劃：確定芯片架構(gòu)，選擇合適的工藝節(jié)點(diǎn)，制定詳細(xì)的設(shè)計(jì)流程。
2. 電路設(shè)計(jì)：設(shè)計(jì)邏輯門、放大器、振蕩器等基本電路模塊，實(shí)現(xiàn)特定功能。
3. 電路仿真：使用專業(yè)軟件進(jìn)行電路性能仿真，調(diào)整參數(shù)以達(dá)到最佳性能。
4. 版圖設(shè)計(jì)：與工藝工程師協(xié)作，將電路設(shè)計(jì)轉(zhuǎn)化為物理布局，考慮布局布線、電磁兼容等因素。
5. 測(cè)試驗(yàn)證：設(shè)計(jì)測(cè)試向量，進(jìn)行硬件測(cè)試和系統(tǒng)級(jí)驗(yàn)證，確保芯片符合規(guī)格要求。
6. 技術(shù)文檔：編寫(xiě)設(shè)計(jì)報(bào)告、用戶手冊(cè)等文檔，以便生產(chǎn)和應(yīng)用部門理解和使用。
7. 技術(shù)支持：為生產(chǎn)、封裝和測(cè)試提供技術(shù)支持，解決生產(chǎn)過(guò)程中遇到的問(wèn)題。
8. 研發(fā)創(chuàng)新：參與新項(xiàng)目提案，探索新的設(shè)計(jì)理念和技術(shù)，推動(dòng)集成電路技術(shù)的進(jìn)步。
集成電路崗位職責(zé)涵蓋廣泛的工程活動(dòng)，要求工程師不僅具備深厚的理論基礎(chǔ)，還要有實(shí)踐經(jīng)驗(yàn)和創(chuàng)新思維，以應(yīng)對(duì)快速變化的市場(chǎng)需求和技術(shù)挑戰(zhàn)。在這個(gè)崗位上，成功意味著設(shè)計(jì)出高效、可靠且具有競(jìng)爭(zhēng)力的集成電路，為電子產(chǎn)品的性能提升和小型化做出貢獻(xiàn)。
集成電路崗位職責(zé)范文
第1篇 集成電路工程師崗位職責(zé)
高級(jí)集成電路工程師 二、崗位職責(zé):
1、負(fù)責(zé)mems芯片cmos集成電路的設(shè)計(jì)、開(kāi)發(fā);
2、參與mems芯片cmos集成電路規(guī)范的制定;
3、參與對(duì)集成電路的測(cè)試和試錯(cuò);
4、參與和協(xié)助與外協(xié)設(shè)計(jì)公司的溝通和合作;
5、提供對(duì)版圖工程師的指導(dǎo);
6、參與和ic代工廠的對(duì)接和代工服務(wù);
7、參與跟芯片控制和驅(qū)動(dòng)系統(tǒng)的對(duì)接。
三、任職資格說(shuō)明:
1、電子,集成電路自動(dòng)化控制專業(yè),碩士以上學(xué)歷;
2、5年以上系統(tǒng)設(shè)計(jì)的的相關(guān)經(jīng)驗(yàn),了解驅(qū)動(dòng)電路,掌握和熟悉系統(tǒng)的設(shè)計(jì)和制作,有顯示驅(qū)動(dòng)asic和fpga經(jīng)驗(yàn)者優(yōu)先;
3、有良好的電子系統(tǒng)基礎(chǔ),團(tuán)隊(duì)合作精神,溝通能力,樂(lè)于學(xué)習(xí),責(zé)任心強(qiáng);
4、985、211院校優(yōu)先。 二、崗位職責(zé):
1、負(fù)責(zé)mems芯片cmos集成電路的設(shè)計(jì)、開(kāi)發(fā);
2、參與mems芯片cmos集成電路規(guī)范的制定;
3、參與對(duì)集成電路的測(cè)試和試錯(cuò);
4、參與和協(xié)助與外協(xié)設(shè)計(jì)公司的溝通和合作;
5、提供對(duì)版圖工程師的指導(dǎo);
6、參與和ic代工廠的對(duì)接和代工服務(wù);
7、參與跟芯片控制和驅(qū)動(dòng)系統(tǒng)的對(duì)接。
三、任職資格說(shuō)明:
1、電子,集成電路自動(dòng)化控制專業(yè),碩士以上學(xué)歷;
2、5年以上系統(tǒng)設(shè)計(jì)的的相關(guān)經(jīng)驗(yàn),了解驅(qū)動(dòng)電路,掌握和熟悉系統(tǒng)的設(shè)計(jì)和制作,有顯示驅(qū)動(dòng)asic和fpga經(jīng)驗(yàn)者優(yōu)先;
3、有良好的電子系統(tǒng)基礎(chǔ),團(tuán)隊(duì)合作精神,溝通能力,樂(lè)于學(xué)習(xí),責(zé)任心強(qiáng);
4、985、211院校優(yōu)先。
第2篇 集成電路版圖工程師崗位職責(zé)
集成電路版圖工程師 上海漢締醫(yī)療設(shè)備有限公司 上海漢締醫(yī)療設(shè)備有限公司,漢締 崗位職責(zé):
1、 負(fù)責(zé)根據(jù)designer提供的schematic創(chuàng)建模擬與混合信號(hào)ic晶體管級(jí)版圖設(shè)計(jì);
2、 通過(guò)drc和lvs對(duì)版圖進(jìn)行驗(yàn)證和優(yōu)化;
3、 與designer精密合作與溝通,對(duì)版圖的結(jié)構(gòu)和布局有準(zhǔn)確性地理解。
任職要求:
1、 微電子等相關(guān)專業(yè),本科學(xué)歷;
2、 熟練掌握版圖設(shè)計(jì)工具cadence virtuoso/laker設(shè)計(jì)流程,及版圖驗(yàn)證drc和lvs工作使用流程;
3、 能夠讀懂foundry提供的design rule等文件;
4、 有cmos圖像傳感器設(shè)計(jì)版圖,了解ic工藝制作流程者優(yōu)先考慮;
5、 態(tài)度積極主動(dòng),有團(tuán)隊(duì)合作精神。
第3篇 集成電路設(shè)計(jì)崗位職責(zé)
數(shù)字集成電路后端設(shè)計(jì)
工作職責(zé):微處理器,存儲(chǔ)器控制,和芯片外設(shè)接口等后端設(shè)計(jì),40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設(shè)計(jì)全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設(shè)計(jì)經(jīng)驗(yàn)
工作職責(zé):微處理器,存儲(chǔ)器控制,和芯片外設(shè)接口等后端設(shè)計(jì),40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設(shè)計(jì)全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設(shè)計(jì)經(jīng)驗(yàn)
第4篇 模擬集成電路版圖崗位職責(zé)
資深模擬集成電路版圖設(shè)計(jì)工程師 崗位職責(zé):
1. 根據(jù)電路設(shè)計(jì), 對(duì)芯片的版圖,封裝等進(jìn)行布局, 規(guī)劃;
2. 負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);
3. 合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;
4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);
能力要求:
1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計(jì);
2. 精通esd 設(shè)計(jì)原則
3. 精通各種封裝技術(shù)者優(yōu)先
4. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計(jì)文件;
5. 有5年以上ic設(shè)計(jì)經(jīng)驗(yàn),熟練ic設(shè)計(jì)流程和eda工具;
6. 微電子、電子工程等相關(guān)專業(yè)本科或以上學(xué)歷; 崗位職責(zé):
1. 根據(jù)電路設(shè)計(jì), 對(duì)芯片的版圖,封裝等進(jìn)行布局, 規(guī)劃;
2. 負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);
3. 合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;
4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);
能力要求:
1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計(jì);
2. 精通esd 設(shè)計(jì)原則
3. 精通各種封裝技術(shù)者優(yōu)先
4. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計(jì)文件;
5. 有5年以上ic設(shè)計(jì)經(jīng)驗(yàn),熟練ic設(shè)計(jì)流程和eda工具;
6. 微電子、電子工程等相關(guān)專業(yè)本科或以上學(xué)歷;
第5篇 集成電路ic工程師崗位職責(zé)集成電路ic工程師職責(zé)任職要求
集成電路ic工程師崗位職責(zé)
模擬集成電路ic設(shè)計(jì)工程師 模擬電路設(shè)計(jì)應(yīng)用工程師
4年以上模擬集成ic相關(guān)工作經(jīng)驗(yàn)
本科以上相關(guān)專業(yè)的學(xué)歷 模擬電路設(shè)計(jì)應(yīng)用工程師
4年以上模擬集成ic相關(guān)工作經(jīng)驗(yàn)
本科以上相關(guān)專業(yè)的學(xué)歷
第6篇 集成電路設(shè)計(jì)工程師崗位職責(zé)
模擬集成電路設(shè)計(jì)工程師 南京華訊方舟通信設(shè)備有限公司 南京華訊方舟通信設(shè)備有限公司,南京華訊,南京華訊方舟,南京華訊 1、根據(jù)設(shè)計(jì)指標(biāo)設(shè)計(jì)bg、ldo、opa、comparator等基本電路;
2、根據(jù)系統(tǒng)要求參與設(shè)計(jì)pll、adc、dac、filter、vga等系統(tǒng);
3、根據(jù)電路要求配合版圖工程師完成相應(yīng)版圖的設(shè)計(jì);
4、根據(jù)電路設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔的編寫(xiě)以及制定相應(yīng)的測(cè)試計(jì)劃;
5、配合測(cè)試工程師完成相應(yīng)模塊的測(cè)試,并根據(jù)測(cè)試數(shù)據(jù)進(jìn)行性能評(píng)估以及問(wèn)題分析;
職位要求:
1、本科以上微電子、電子工程、電子信息等專業(yè);
2、具備兩年以上模擬集成電路設(shè)計(jì)經(jīng)驗(yàn);
3、對(duì)運(yùn)放、比較器、帶隙基準(zhǔn)等基本模塊的原理有比較深刻的認(rèn)識(shí);
4、有pll/adc/dac/filter/ldo等模塊設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先;
5、熟悉使用cadence virtuoso集成電路設(shè)計(jì)平臺(tái);
6、良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)。
第7篇 射頻集成電路設(shè)計(jì)工程師崗位職責(zé)
射頻集成電路設(shè)計(jì)工程師 北京百瑞互聯(lián)技術(shù)有限公司 北京百瑞互聯(lián)技術(shù)有限公司,百瑞 崗位職責(zé):
1 基于cmos工藝的射頻收發(fā)芯片的電路和系統(tǒng)設(shè)計(jì),制定各模塊性能指標(biāo)和實(shí)現(xiàn)方案;
2 獨(dú)立進(jìn)行射頻電路模塊的設(shè)計(jì),其中包括電路結(jié)構(gòu)的確立、行為級(jí)和電路級(jí)的仿真、電路的實(shí)現(xiàn)和芯片的測(cè)試,并指導(dǎo)系統(tǒng)級(jí)射頻應(yīng)用。
3根據(jù)規(guī)范設(shè)計(jì)射頻集成電路諸如lna、 mi_er、pll、 vco, filter, vga,ad da和pa等
4.根據(jù)系統(tǒng)要求將各個(gè)功能模塊集成為soc系統(tǒng)
5.根據(jù)電路要求指導(dǎo)版圖工程師進(jìn)行版圖設(shè)計(jì)
6根據(jù)設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔和測(cè)試計(jì)劃
7芯片功能模塊和系統(tǒng)測(cè)試、性能評(píng)估和問(wèn)題分析
任職要求:
1.微電子學(xué),半導(dǎo)體或相關(guān)專業(yè)碩士及以上學(xué)歷
2.有l(wèi)na、 mi_er、pll、vco、pa, filter,vga, ad,da等模塊的設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先
3.熟練掌握電路原理基礎(chǔ)知識(shí),了解反饋理論及其應(yīng)用
4.能正確分析諸如運(yùn)放,功放,混頻器等集成單元電路
5.熟練使用cadence 集成電路設(shè)計(jì)環(huán)境
6.會(huì)用電路仿真軟件建立正確的仿真測(cè)試平臺(tái)并正確分析電路仿真結(jié)果
7.良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)
第8篇 集成電路ic設(shè)計(jì)工程師崗位職責(zé)、要求以及未來(lái)可以發(fā)展的方向
上班的公交ic卡，atm取錢的銀行卡，樓宇的門卡等等，在現(xiàn)代世界不可或缺，ic設(shè)計(jì)工程師就是一個(gè)從事ic開(kāi)發(fā)的職業(yè)。隨著中國(guó)ic設(shè)計(jì)產(chǎn)業(yè)漸入佳境，越來(lái)越多的工程師加入到這個(gè)新興產(chǎn)業(yè)中。成為ic設(shè)計(jì)工程師所需門檻較高，往往需要有良好的數(shù)字電路系統(tǒng)及嵌入系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)，了解arm體系結(jié)構(gòu)，良好的數(shù)字信號(hào)處理、音視頻處理，圖像處理及有一定的vlsi基礎(chǔ)。
集成電路ic設(shè)計(jì)工程師崗位職責(zé)
1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫(xiě)、驗(yàn)證、綜合、時(shí)序分析、可測(cè)性設(shè)計(jì)；
2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改；
3.制作ic芯片功能說(shuō)明書(shū)；
4.負(fù)責(zé)芯片的開(kāi)發(fā)和設(shè)計(jì)工作；
5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì)，提供技術(shù)支持；
6.及時(shí)編寫(xiě)各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
集成電路ic設(shè)計(jì)工程師崗位要求
1.有扎實(shí)的電路基礎(chǔ)知識(shí)，有一定的集成電路工藝基礎(chǔ)，有較強(qiáng)的電路分析能力；
2.熟悉eda的電路設(shè)計(jì)、版圖設(shè)計(jì)及模擬工具；
3.熟悉模擬集成電路設(shè)計(jì)流程和設(shè)計(jì)方法；
4.熟悉模擬集成電路基本構(gòu)造模塊如adc/dac，pll，bandgap，op-amp，comparator，buffer等；
5.能夠設(shè)計(jì)相應(yīng)的集成電路；
6.具有團(tuán)隊(duì)合作能力，解決問(wèn)題能力強(qiáng)。
集成電路ic設(shè)計(jì)工程師發(fā)展方向
可向以下方向發(fā)展：
1.技術(shù)經(jīng)理
2.電子技術(shù)研發(fā)工程師
3.it項(xiàng)目經(jīng)理
第9篇 數(shù)字集成電路工程師崗位職責(zé)數(shù)字集成電路工程師職責(zé)任職要求
數(shù)字集成電路工程師崗位職責(zé)
數(shù)字集成電路驗(yàn)證工程師 廣東高云半導(dǎo)體科技股份有限公司 山東高云半導(dǎo)體科技有限公司職位描述:
1) 根據(jù)fpga芯片中各功能模塊如serdes等要求，書(shū)寫(xiě)驗(yàn)證方案，制定驗(yàn)證計(jì)劃。
2) 維護(hù)和搭建驗(yàn)證環(huán)境，執(zhí)行/調(diào)試/分析回歸驗(yàn)證和覆蓋率收集，以及開(kāi)發(fā)腳本提升驗(yàn)證效率。
崗位要求:
1) 大學(xué)本科及以上學(xué)歷，電子工程、通信、微電子或相關(guān)專業(yè)。
2) 熟練使用verilog， systemverilog，熟悉uvm仿真環(huán)境以及面向?qū)ο蟮脑O(shè)計(jì)方法。
3) 熟悉數(shù)字集成電路前端后端仿真驗(yàn)證。
4) 熟悉腳本語(yǔ)言的使用，如perl，python， shell， makefile等
5) 優(yōu)先考慮具有serdes 協(xié)議驗(yàn)證經(jīng)驗(yàn)。
第10篇 集成電路線路設(shè)計(jì)崗位職責(zé)職位要求
職責(zé)描述：
崗位職責(zé)： 1、熟練掌握模擬集成電路或數(shù)字集成電路的設(shè)計(jì)概念和流程，獨(dú)立或合作完成線路設(shè)計(jì)；
2、熟悉cadence、spice等仿真工具，對(duì)線路做各項(xiàng)優(yōu)化和驗(yàn)證；
3、熟悉測(cè)試和應(yīng)用環(huán)境，能夠針對(duì)自己的產(chǎn)品做各種失效和故障分析；
4、對(duì)半導(dǎo)體工藝有一定了解，完成工藝選擇和線路優(yōu)化；
5、參與產(chǎn)品的前期規(guī)劃，主動(dòng)了解和分析客戶的詳細(xì)指標(biāo)需求；
職位要求： 1、重點(diǎn)本科及以上學(xué)歷，有經(jīng)驗(yàn)更合適；
2、微電子、電路設(shè)計(jì)或者電子工程類專業(yè)；
3、較強(qiáng)的學(xué)習(xí)能力；
4、良好的溝通能力和團(tuán)隊(duì)合作能力； 5、薪資面議。
崗位要求：
學(xué)歷要求：本科
語(yǔ)言要求：不限
年齡要求：不限
工作年限：不限
第11篇 集成電路設(shè)計(jì)師崗位職責(zé)
高級(jí)射頻集成電路設(shè)計(jì)師 南通至晟微電子技術(shù)有限公司 南通至晟微電子技術(shù)有限公司,至晟 職責(zé):
1、負(fù)責(zé)進(jìn)行移動(dòng)通信pa產(chǎn)品設(shè)計(jì);
2、進(jìn)行仿真、驗(yàn)證和評(píng)估;
3、指導(dǎo)版圖工程師設(shè)計(jì);
4、配合應(yīng)用和產(chǎn)品工程師,測(cè)試工程師使產(chǎn)品成功進(jìn)入量產(chǎn);
要求:
1、熟悉大信號(hào)設(shè)計(jì);
2、熟練使用cadence、ads等eda設(shè)計(jì)工具;熟悉后仿真驗(yàn)證;
3、熟練使用em仿真工具;
4、熟練使用主要射頻及微波測(cè)試儀器;
5、碩士或博士學(xué)位,電子工程、微電子及相關(guān)專業(yè);
優(yōu)先:
1、射頻功率放大器、射頻前端設(shè)計(jì)經(jīng)驗(yàn);
2、熟悉化合物或soi半導(dǎo)體器件及建模優(yōu)先
3、熟悉代工廠、封裝廠制造流程,有豐富的溝通經(jīng)驗(yàn);
4、有一定的英語(yǔ)口語(yǔ)或聽(tīng)力能力;
第12篇 數(shù)字集成電路崗位職責(zé)
數(shù)字集成電路后端設(shè)計(jì)
工作職責(zé):微處理器,存儲(chǔ)器控制,和芯片外設(shè)接口等后端設(shè)計(jì),40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設(shè)計(jì)全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設(shè)計(jì)經(jīng)驗(yàn)
工作職責(zé):微處理器,存儲(chǔ)器控制,和芯片外設(shè)接口等后端設(shè)計(jì),40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設(shè)計(jì)全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設(shè)計(jì)經(jīng)驗(yàn)
第13篇 集成電路設(shè)計(jì)經(jīng)理崗位職責(zé)
集成電路芯片架構(gòu)設(shè)計(jì)經(jīng)理(option) 廣芯微電子(廣州)股份有限公司 廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯 職責(zé)描述:
1. 負(fù)責(zé)產(chǎn)品架構(gòu)設(shè)計(jì)
2. 按照產(chǎn)品定義完成ip設(shè)計(jì)及系統(tǒng)設(shè)計(jì)
3. 配合fpga進(jìn)行系統(tǒng)調(diào)試
4. 參與數(shù)字電路的仿真驗(yàn)證
5. 參與芯片的數(shù)字流程
6. 編寫(xiě)ip及產(chǎn)品文檔
任職要求:
1. 電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷
2. 在數(shù)字設(shè)計(jì)領(lǐng)域有5年以上工作經(jīng)驗(yàn)
3. 熟悉verilog hdl語(yǔ)言,熟悉arm,amba總線及常用ip的原理
4. 熟悉常用的eda工具
5. 具有arm soc芯片或者mcu項(xiàng)目經(jīng)驗(yàn)
6. 具有芯片成功流片經(jīng)驗(yàn)
7. 具有團(tuán)隊(duì)精神,責(zé)任感,積極主動(dòng),溝通能力強(qiáng)
第14篇 模擬集成電路設(shè)計(jì)崗位職責(zé)
模擬集成電路設(shè)計(jì)工程師 職位信息
1、完成模擬電路設(shè)計(jì)、仿真和驗(yàn)證及相應(yīng)文檔撰寫(xiě)等工作。
2、協(xié)助完成相關(guān)電路的實(shí)驗(yàn)室測(cè)試等工作
職位要求
1、熟練掌握混合信號(hào)芯片設(shè)計(jì)流程,掌握基本的模擬電路知識(shí),熟悉器件模型,器件參數(shù)及相關(guān)仿真工具;
2、具有至少兩年模擬集成電路線路設(shè)計(jì)經(jīng)驗(yàn),有相關(guān)帶隙基準(zhǔn),ldo,運(yùn)放等設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
3、具有良好的動(dòng)手能力和溝通能力。 職位信息
1、完成模擬電路設(shè)計(jì)、仿真和驗(yàn)證及相應(yīng)文檔撰寫(xiě)等工作。
2、協(xié)助完成相關(guān)電路的實(shí)驗(yàn)室測(cè)試等工作
職位要求
1、熟練掌握混合信號(hào)芯片設(shè)計(jì)流程,掌握基本的模擬電路知識(shí),熟悉器件模型,器件參數(shù)及相關(guān)仿真工具;
2、具有至少兩年模擬集成電路線路設(shè)計(jì)經(jīng)驗(yàn),有相關(guān)帶隙基準(zhǔn),ldo,運(yùn)放等設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
3、具有良好的動(dòng)手能力和溝通能力。
第15篇 數(shù)字集成電路設(shè)計(jì)工程師崗位職責(zé)
數(shù)字集成電路設(shè)計(jì)工程師 深圳捷謄技術(shù)有限公司 深圳捷謄技術(shù)有限公司,捷謄技術(shù),捷謄 職責(zé)描述:
1、負(fù)責(zé)算法到rtl的代碼實(shí)現(xiàn);
2、負(fù)責(zé)rtl代碼在fpga平臺(tái)的初步驗(yàn)證;
任職要求:
1、微電子與固體電子學(xué)專業(yè)、計(jì)算機(jī)相關(guān)專業(yè),本科以上學(xué)歷;
2、1年以上使用verilog語(yǔ)言進(jìn)行電路設(shè)計(jì)經(jīng)驗(yàn),掌握vcs, design compiler, prime time等eda工具;
3、熟悉asic設(shè)計(jì)開(kāi)發(fā)流程,具有功能驗(yàn)證,時(shí)序分析的相關(guān)經(jīng)驗(yàn);
4、熟悉altera/_ilin_ fpga及其設(shè)計(jì)開(kāi)發(fā)工具,能夠?qū)?shù)字代碼進(jìn)行fpga的驗(yàn)證;
5、加分項(xiàng):熟悉pcie接口協(xié)議,ecc算法。
第16篇 集成電路ic工程師崗位職責(zé)
(初高級(jí))集成電路驗(yàn)證ic dv工程師 綠芯半導(dǎo)體(廈門)有限公司 綠芯半導(dǎo)體(廈門)有限公司,綠芯 job description and responsibilities:
1) define the verification spec and plan basing on design spec
2) setup and m__nt__n the simulation environment.
3) work with ic design engineers to complete the test vectors
4) generate the product test pattern and test pattern support
6) front-end design
職位描述和職責(zé):
1) 根據(jù)設(shè)計(jì) spec 定義 驗(yàn)證 spec,定義驗(yàn)證計(jì)劃
2) 建立和維護(hù)整個(gè)項(xiàng)目的設(shè)計(jì)仿真環(huán)境
3) 與設(shè)計(jì)工程師一起完成整個(gè)項(xiàng)目驗(yàn)證
4) 生成產(chǎn)品的測(cè)試向量并與測(cè)試工程師完成測(cè)試向量的調(diào)試
key competency requirements:
1) familiar with system verilog or system c or e language, have the transaction level ic uvm verification methodology e_perience.
2) familiar with the uni_/linu_ os, and ic database setup
3) familiar with perl and shell
4) familiar with popular front-end design language and ic eda tools, for e_ample: cadence: nc verilog, irun, specman , hal
5) solid knowledge on atpg and test pattern.
7) good communication and team work ability.
主要工作能力要求:
1) 熟悉system verilog (或 system c 或 e langurage), 要有真正的事務(wù)級(jí)驗(yàn)證工作經(jīng)驗(yàn),能獨(dú)立搭建事務(wù)級(jí)驗(yàn)證平臺(tái)
2) 熟悉uni_/linu_ 操作系統(tǒng)和ic設(shè)計(jì)環(huán)境
3) 熟悉 perl 和 shell語(yǔ)言
4) 熟悉常用的前端設(shè)計(jì)語(yǔ)言和工具 (verilog/vhdl, nc-verilog, hal)
5) 了解atpg和測(cè)試向量知識(shí)
6) 良好的溝通能力和團(tuán)隊(duì)合作能力
education & e_perience required:
3+ years e_perience for master 5+ e_perience years for bachelor
碩士3年以上工作經(jīng)驗(yàn),本科5年以上工作經(jīng)驗(yàn),條件優(yōu)秀者可適當(dāng)放寬
第17篇 微波集成電路崗位職責(zé)
射頻/微波集成電路設(shè)計(jì)工程師 1. 協(xié)助公司cto直接負(fù)責(zé)公司技術(shù)及產(chǎn)品規(guī)劃;
2. 負(fù)責(zé)射頻/微波系統(tǒng)的系統(tǒng)定義、模塊定義及系統(tǒng)仿真;
3. 負(fù)責(zé)射頻/微波集成電路芯片核心模塊設(shè)計(jì)、系統(tǒng)集成設(shè)計(jì)及系統(tǒng)驗(yàn)證;
4. 與版圖工程師、模型工程師合作完成系統(tǒng)版圖設(shè)計(jì);
5. 配合應(yīng)用工程師,測(cè)試工程師推進(jìn)產(chǎn)品量產(chǎn)。
職位要求:
1. 微電子、電子工程及微波相關(guān)專業(yè), 碩士以上學(xué)歷, 博士尤佳;
2. 應(yīng)屆畢業(yè)生也可,這方面的研究專業(yè)。
3. 熟悉射頻前端各個(gè)功能模塊的設(shè)計(jì)理論和方法,有實(shí)際產(chǎn)品經(jīng)驗(yàn)的優(yōu)先;
4. 熟練使用集成電路設(shè)計(jì)工具如cadence,ads等,熟悉后仿真驗(yàn)證流程;
5. 熟悉momentum em等仿真工具以及有源無(wú)源器件建模方法; 應(yīng)屆畢業(yè)生公司也有需求。 1. 協(xié)助公司cto直接負(fù)責(zé)公司技術(shù)及產(chǎn)品規(guī)劃;
2. 負(fù)責(zé)射頻/微波系統(tǒng)的系統(tǒng)定義、模塊定義及系統(tǒng)仿真;
3. 負(fù)責(zé)射頻/微波集成電路芯片核心模塊設(shè)計(jì)、系統(tǒng)集成設(shè)計(jì)及系統(tǒng)驗(yàn)證;
4. 與版圖工程師、模型工程師合作完成系統(tǒng)版圖設(shè)計(jì);
5. 配合應(yīng)用工程師,測(cè)試工程師推進(jìn)產(chǎn)品量產(chǎn)。
職位要求:
1. 微電子、電子工程及微波相關(guān)專業(yè), 碩士以上學(xué)歷, 博士尤佳;
2. 應(yīng)屆畢業(yè)生也可,這方面的研究專業(yè)。
3. 熟悉射頻前端各個(gè)功能模塊的設(shè)計(jì)理論和方法,有實(shí)際產(chǎn)品經(jīng)驗(yàn)的優(yōu)先;
4. 熟練使用集成電路設(shè)計(jì)工具如cadence,ads等,熟悉后仿真驗(yàn)證流程;
5. 熟悉momentum em等仿真工具以及有源無(wú)源器件建模方法;
第18篇 集成電路ic設(shè)計(jì)崗位職責(zé)
集成電路ic設(shè)計(jì)工程師 崗位職責(zé):
主要負(fù)責(zé)前端設(shè)計(jì),后端研發(fā),ic的設(shè)計(jì);
1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫(xiě)、驗(yàn)證、綜合、時(shí)序分析、可測(cè)性設(shè)計(jì);
2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改;
3.制作ic芯片功能說(shuō)明書(shū);
4.負(fù)責(zé)芯片的開(kāi)發(fā)和設(shè)計(jì)工作;
5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì),提供技術(shù)支持;
6.及時(shí)編寫(xiě)各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
四、職位要求:
1、25-40歲,211統(tǒng)招本科,5年工作經(jīng)驗(yàn)。
2、豐富的ic設(shè)計(jì)經(jīng)驗(yàn)。
崗位職責(zé):
主要負(fù)責(zé)前端設(shè)計(jì),后端研發(fā),ic的設(shè)計(jì);
1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫(xiě)、驗(yàn)證、綜合、時(shí)序分析、可測(cè)性設(shè)計(jì);
2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改;
3.制作ic芯片功能說(shuō)明書(shū);
4.負(fù)責(zé)芯片的開(kāi)發(fā)和設(shè)計(jì)工作;
5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì),提供技術(shù)支持;
6.及時(shí)編寫(xiě)各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
四、職位要求:
1、25-40歲,211統(tǒng)招本科,5年工作經(jīng)驗(yàn)。
2、豐富的ic設(shè)計(jì)經(jīng)驗(yàn)。
第19篇 模擬集成電路工程師崗位職責(zé)
射頻與模擬集成電路工程師 北京御芯微科技有限公司 北京御芯微科技有限公司,御芯微 1. 微電子、電子工程類本科及以上學(xué)歷;
2. 從事rfic設(shè)計(jì)工作5年以上,能完成諸如lna、mi_er、filter、pga、ad、da、pll和pa等射頻集成電路設(shè)計(jì)。有功率放大器(pa)量產(chǎn)經(jīng)驗(yàn)優(yōu)先;
3. 獨(dú)立進(jìn)行射頻電路模塊的設(shè)計(jì),其中包括電路結(jié)構(gòu)的確立、行為級(jí)和電路級(jí)的仿真。對(duì)soc芯片有一定了解,能夠配合數(shù)字工程師完成soc系統(tǒng)級(jí)建模與仿真。
4. 具備良好的射頻、模擬版圖能力,能夠獨(dú)立完成版圖工作或指導(dǎo)版圖工程師完成工作;
5. 完成設(shè)計(jì)文檔、測(cè)試方案等項(xiàng)目文件的編寫(xiě),能協(xié)助測(cè)試工程師完成芯片測(cè)試、性能評(píng)估和問(wèn)題分析。
6. 對(duì)集成電路流片、封裝、測(cè)試有深入的了解,能夠在設(shè)計(jì)中對(duì)產(chǎn)品周期、成本進(jìn)行合理化控制,能對(duì)公司產(chǎn)品規(guī)劃提出合理化建議。
7. 具備良好的團(tuán)隊(duì)合作精神及技術(shù)學(xué)習(xí)能力,工作敬業(yè)負(fù)責(zé),具備較強(qiáng)動(dòng)手能力。
第20篇 集成電路設(shè)計(jì)工程師崗位職責(zé)集成電路設(shè)計(jì)工程師職責(zé)任職要求
集成電路設(shè)計(jì)工程師崗位職責(zé)
高級(jí)集成電路設(shè)計(jì)工程師 主要職責(zé)
1. 與軟件工程師和固件工程師設(shè)計(jì)團(tuán)隊(duì)關(guān)于先進(jìn)nvm控制系統(tǒng)設(shè)計(jì)進(jìn)行密切合作
2. 負(fù)責(zé)對(duì)存儲(chǔ)soc的模塊進(jìn)行性能規(guī)范，微架構(gòu)定義，以及設(shè)計(jì)
3. 通過(guò)fpga模擬設(shè)計(jì)以驗(yàn)證和調(diào)試硬件達(dá)到運(yùn)行目標(biāo)
職位要求:
學(xué)歷
必須統(tǒng)招本科以上學(xué)歷
其他項(xiàng)
三年及以上復(fù)雜soc設(shè)計(jì)經(jīng)驗(yàn)
fpga設(shè)計(jì)及相關(guān)工具運(yùn)用工作經(jīng)驗(yàn)
熟悉嵌入式處理器子系統(tǒng)設(shè)計(jì) 主要職責(zé)
1. 與軟件工程師和固件工程師設(shè)計(jì)團(tuán)隊(duì)關(guān)于先進(jìn)nvm控制系統(tǒng)設(shè)計(jì)進(jìn)行密切合作
2. 負(fù)責(zé)對(duì)存儲(chǔ)soc的模塊進(jìn)行性能規(guī)范，微架構(gòu)定義，以及設(shè)計(jì)
3. 通過(guò)fpga模擬設(shè)計(jì)以驗(yàn)證和調(diào)試硬件達(dá)到運(yùn)行目標(biāo)
職位要求:
學(xué)歷
必須統(tǒng)招本科以上學(xué)歷
其他項(xiàng)
三年及以上復(fù)雜soc設(shè)計(jì)經(jīng)驗(yàn)
fpga設(shè)計(jì)及相關(guān)工具運(yùn)用工作經(jīng)驗(yàn)
熟悉嵌入式處理器子系統(tǒng)設(shè)計(jì)
